Citation 2

(Translation of Relevant parts and Abstract)

Japanese Patent Application Laying Open (KOKAI) No. 10-207717

laid open to the public August 7, 1998

Japanese Patent Application No. 9-6007
filed January 17, 1997

Internal Priority(ies) claimed: None

Applicant(s): Matsushita Electric Industrial Co., Ltd., Osaka, Japan

Inventor(s): Toshimichi MATSUZAKI et al., Japanese citizens

Title of Invention: MICROCOMPUTER

Detailed Description of the Invention:

[0027]

Embodiments of the Invention

FIG. 1 is a block diagram showing main components of a microcomputer according to an embodiment of the present invention. The microcomputer according to the present invention includes a register file 1, a CPU 2, a context saving memory 3, a memory 4, and a transfer unit 5.

[0028]

The register file 1 consists of register set A (GRA) and register set B (GAB). Whenever task switching occurs, the CPU 2 switches between register sets A and B and uses one of them to execute a task of CPU 2.
[0029]

The CPU 2 executes each task in turn while it switches tasks. When a task switching event occurs, the CPU 2 switches from one task to another in ascending or descending order of task number according to a task enable flag of the transfer unit 5. Task switching events include a periodic timer interrupt, a serial transfer interrupt, and a task switching instruction, for example.
[0030]

The context saving memory 3 is a memory for saving information concerning a task that is not currently being executed by the CPU 2. Information concerning a task is context including the contents of a register set, the contents of a processor status word (PSW), the contents of a program counter (PC) and so on.
[0031]

The memory 4 stores data to be processed by the CPU 2 during execution of a task. The transfer unit 5 restores the context of the next task to be executed by the CPU 2 from the context saving memory 3 to a register set that is not in use and switches from one register set to another whenever a task switching event occurs. While the CPU 2 is executing the next task by using the new register set, the transfer unit 5 saves the contents of the register set used before the switching into the context saving memory 3.
[0062]

FIG. 5 is a flowchart of the processing at the time of the task switching. In the drawing, at the time of the task switching the "CPU, transfer unit" and the "transfer unit" show a flow in which the CPU 2 and the transfer unit 5 are synchronized and processed in parallel, and a flow which is independently processed by the transfer unit 5, respectively.
[0063]

The flowchart of the drawing shows a flow in which, while the CPU 2 is in the midst of executing a task 1 by using the register set A, a task switching request occurs, and the task is switched to a task 2. When the task switching request occurs, the CPU 2 temporarily stops the task in the midst of being executed, and moves to a task switching processing. In this task switching, the CPU 2 is processed by a PLA 209 similarly to an interruption processing, and the transfer unit 5 is processed by a sequencer 55.

Explanation of the Figures:

FIG. 1

1 Register file

3	Context saving memory	
4	Memory	
5	Transfer unit	
FIG.	4	
1	Register file	
51	Transfer control unit	
54	RAM address controller	
55	Sequencer	
59	Task enable flag controller	
62	Task number controller	
64	Memory control unit	
65	CTXMEM write controller	
66	CTXMEM read controller	
67	Register write controller	
68	Register read controller	
DIA		
FIG.		
#1	CPU, transfer unit	
#2	Task switching request	
#3	Task 1 (GRA)	
#4	Return OAB save	step 51
#5	Return PC save	step 52
#6	Return PSW save	step 53
#7	Register return of task 2	step 54
# 0	Return register (GRB)	
#8	PC return of task 2	step 55
#9	PSW return of task 2	step 56
#10	Timer set of task 2	step 57
#11	OAB return of task 2	step 58
#12	Register set switching	step 59
#13	Save operation activation of register set GRA	step 60
#14	Branch to task 2	step 61
#15	Task 2 (GRB)	
#16	Transfer unit	
#17	Save start of register set (GRA)	
#18	Register save of task 1	step 62
11.4.4	Save register (GRA)	
#19	Save completion of register set (GRA)	

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

10-207717

(43) Date of publication of application: 07.08.1998

(51) Int.CI.

G06F 9/46

G06F 9/46

(21) Application number: 09-006007 (71) Applicant: MATSUSHITA

ELECTRIC IND CO

LTD

(22) Date of filing: 17.01.1997 (72) Inventor: MATSUZAKI

TOSHIMICHI

TANAKA KEISUKE

(54) MICROCOMPUTER

(57) Abstract:

PROBLEM TO BE SOLVED: To attain high speed task switching. SOLUTION: A sequencer 55 controls the transfer of data between a context saving memory 3 and a data memory and a register file 1 according to the contents of a present task number register 60, next task number register 57, and previous task number register 61 by a start signal from a CPU, and saves/ restores a context. A new task to be switched at the time of requesting task switching is decided by a task permission flag 56 and the present task number register. The register file is constituted of two pairs of register sets in the same constitution, and switched by a register set A using flag 63. A register writing control part writes a context in the register set to be used by the next task, and a register reading control part 68 reads the register set to be used by the present task.

Copyright (C); 1998,2003 Japan Patent Office




Fig. 2 【図2】 レジスタファイル GRA GRB 転送部 501 ABUS -BBUS . 503 CBUS -51 LDB 転送制御部 504 ARAMBUS. DRAMBUS-コンテキスト 退避メモリ メモリ

【図3】




Fig. 3

【図4】




Fig. 4

【図5】




Fig. (




Fig. 6




Fig.






Fig. 8

Fig. 9

【図9】

		CTXMEM			BUS			22.11	an		
state	uming	address	data	R/W	ABUS	BBUS	CBUS	PRVTSK	CRNTTSK	NEXTTSK	GRARUN
0	T2 T1	crnttsk+12 crnttsk+13	oldOABL aldOABH	*	save_adr-l save_adr-h	oldOABL oldOABH	(oldOABL)	0	ا	2]
1	T2							1		2	1
2	12 T1	cmtsk+10 nextisk+0	oldPSW newSPL	W R	oldPSW			1	i	2	1
3	T2 TI	nextisk+1	newSPII newD0	R	restore_adr-l	(newSPL) (newSPH)	newSPL newSPH	1	3	2	1
4	12	nextisk+3 nextisk+4	newD1	R		(newD0) (newD1)	newD0 newD1	!]	2	1
5	T2 T1	nextisk+5	newD3	R		(newD2) (newD3)	newD2 newD3	1	1	2	1
6	T2 T1	nexusk+7 nexusk+8	newA0H newA1L	R R		(newAOL) (newAOH)	newAOL newAOH	1	1	2	1
7	T2 T1	nextisk+9 nextisk+10	newAlH newPSW	R R		(newAlL) (newAlH)	newAlL newAlH	<u>1</u>	1	2	1
8	T2 T1	nexttsk+11 nexttsk+12	newTT newOABL	R R		(newPSW)	newPSW newTT	1	!	2 2	1
9	T2	nextak+13	newOABH	R		(newOABL) (newOABH)	newOABL newOABH	<u>1</u>	2.4	2 3	0
10	T2 T1	prvtsk+0 prvtsk+1	oldSPL oldSPH	W			oldSPL oldSPH	1 1	2	3	0
11	T2 T1	prvtsk+2 prvtsk+3	oldDI oldDI	W			वक्क वक्क	1 1	2	3	0
12	T2 T1	prvtsk+4 prvtsk+5	oldD2 oldD3	W			oldD2 oldD3	<u>1</u>	2	3	0
13	T2 T1	prvtsk+6 prvtsk+7	JOAblo HOAblo	W			oldAOL HOAblo	1	2	3	0
14	T2 TI	prvtsk+8 prvtsk+9	oldA1L oldA1H	W			oldA1L oldA1H	l	2	3	0

Fig. ||

【図11】





Fig. 13



【図12】




Fig. 12

Fig. 14

【図14】





Fig. 15

[図15]



(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-207717

(43)公開日 平成10年(1998)8月7日

(51) Int.CL.*	
G06F	9/46

識別記号 313

340

G06F 9/46

ΡI

313D

340B

審査請求 未請求 請求項の数11 OL (全 20 頁)


(21)出願番号	特顯平9 -6007	(71)出題人 000005821
		松下電器産業株式会社
(22)出願日	平成9年(1997)1月17日	大阪府門真市大字門真1006番地
		(72)発明者 松崎 敏道
		大阪府門真市大字門真1006番地 松下電器
		産業株式会社内
		(72)発明者 田中 啓介
		大阪府門真市大字門真1006番地 松下電器
		産業株式会社内
		(74)代理人 弁理士 稿本 智之 (外1名)

(54) 【発明の名称】 マイクロコンピュータ

(57)【要約】

【課題】 高速なタスク切り換えを可能とする。

【解決手段】 CPUからの開始信号によりシーケンサ55は、現タスク番号レジスタ60、次タスク番号レジスタ67、前タスク番号レジスタ61の内容に従って、コンテキスト退避メモリ3およびデータメモリとレジスタファイル1との間でデータの転送を制御し、コンテキストを退避/復帰する。タスク切り換え要求時に切り換わる新しいタスクは、タスク許可フラグ56と現タスク番号レジスタにより決定される。レジスタファイルは、同一構成の2組のレジスタセットから構成され、レジスタセットA使用フラグ63により切り換えられる。レジスタ書き込み制御部は次タスクが使用するレジスタセットを読み出す。68は現タスクが使用するレジスタセットを読み出す。



1

【特許請求の範囲】

【請求項1】複数のタスクを順に切り換えながら実行す るマイクロコンピュータであって、

同一のレジスタ構成で、タスクの実行に1つが使用され る少なくとも2つ以上のレジスタセットと、

実行中でないタスクのコンテキストデータを保持する第 1のメモリと、

CPUがデータ処理に使用する第2のメモリと、

前配第1のメモリおよび前配第2のメモリから次に実行 するタスクのコンテキストデータをレジスタセットに復 10 記第2のメモリのあらかじめ割り当てられた特定番地に 帰した時点で、レジスタセットを切り換えるレジスタ切 り換え手段と、

前記レジスタセットと前記第1のメモリおよび前記第2 のメモリとに接続され、タスク切り換え時にタスクのコ ンテキストデータの一部を前記第2のメモリに転送し、 切り換えられる前に使用していたレジスタセットの内容 を新規タスクの実行中に前記第1のメモリに退避する転 送手段とを備えることを特徴とするマイクロコンピュー

【請求項2】前記転送手段は、CPUからの起動要求に 20 より動作を開始するシーケンサと、

タスクが使用していたレジスタセットのデータを読み出 す読み出し手段と、

レジスタ読み出し手段により読み出したデータを前記第 1のメモリに書き込む書き込み手段と、

次に実行するタスクのコンテキストデータを前記第1の メモリから読み出すメモリ読み出し手段と、

メモリ読み出し手段により読み出したデータを次に実行 するタスクが使用するレジスタセットに書き込むレジス タ書き込み手段と、

前記シーケンサに接続され、前記メモリ書き込み手段ま たは前記メモリ読み出し手段がアクセスするアドレスを 指定する第1のアドレスレジスタと、

前記シーケンサに接続され、前記第2のメモリのアドレ スを指定する第2のアドレスレジスタと、

前記シーケンサに接続され、タスクが使用中のレジスタ セットを指定するレジスタセット番号指定手段とを備え ることを特徴とする請求項1記載のマイクロコンビュー タ。

【請求項3】前記転送手段は、

現在実行中のタスクの番号を指定する現タスク番号レジ

次に実行するタスクの番号を指定する次タスク番号レジ スタと、

前回実行したタスクの番号を指定する前タスク番号レジ スタと、

前記シーケンサのステートに基づいて、前記現タスク番 号レジスタの内容を前配前タスク番号レジスタに転送 し、前記次タスク番号レジスタの内容を前記現タスク番 号レジスタに転送するタスク番号制御手段とを備えると 50 とを備えたことを特徴とするマイクロコンピュータ。

とを特徴とする請求項2記載のマイクロコンピュータ。 【請求項4】前記転送手段は、

前配レジスタセットと前配第1のメモリとに接続され、 かつデータバスを介して前記第2のメモリとに接続され る内部バスを備え、CPUが前記第2のメモリを使用中 にレジスタセットの読み出しと前記第1のメモリへの書 き込みを並行処理することを特徴とする請求項1記載の マイクロコンピュータ。

【請求項5】前配転送手段は、コンテキストの一部を前 格納することを特徴とする請求項1記載のマイクロコン ピュータ。

【請求項6】前記転送手段は、コンテキストの一部を前 記第2のメモリに割り当てられたスタック領域に格納す ることを特徴とする請求項1記載のマイクロコンピュー タ.

【請求項7】前記レジスタセットは、CPUが使用する スタックの最終位置を示すスタックポインタを備え、前 記スタックポインタは、コンテキストを前記第2のメモ リのスタック領域に格納後、スタックの最終位置とは異 なるアドレスを保持することを特徴とする請求項6記載 のマイクロコンピュータ。

【請求項8】複数のタスクを順に切り換えながら実行す るマイクロコンピュータであって、

同一のレジスタ構成で、タスクの実行に1つが使用され る少なくとも2つ以上のレジスタセットと、

実行中でないタスクのコンテキストデータを保持する第 1のメモリと、

CPUがデータ処理に使用する第2のメモリと、

30 前記第1のメモリおよび前記第2のメモリから次に実行 するタスクのコンテキストデータをレジスタセットに復 帰した時点で、レジスタセットを切り換えるレジスタ切 り換え手段と、

前記レジスタセットと前記第1のメモリおよび前記第2 のメモリとに接続され、タスク切り換え時にタスクのコ ンテキストデータの一部を前配第2のメモリに転送し、 切り換えられる前に使用していたレジスタセットの内容 を新規タスクの実行中に前記第1のメモリに退避する転 送手段と

40 命令を処理するマイクロ制御手段と、

前記マイクロ制御手段が出力する制御信号と内部のバス とを出力するCPUと、

CPU内部にあって、前記マイクロ制御手段によりレジ スタセットを内部パスに読み出すレジスタ読み出し手段 Ł.

前記CPUの制御信号と内部バスとに接続され、前記C PUと同一のレジスタセットを備える拡張手段と、

前記拡張手段が前記CPUに接続されていることを通知 し、前記読み出し手段の動作を停止させる拡張指定手段

3

【請求項9】前配CPUはデータを処理するデータバス部と前記データバスを制御する制御部とからなり、前配制御部は前記データバスを制御するデータバス制御信号と、前記拡張部を制御する拡張部制御信号を出力し、データバス制御信号はデータバス部のデータ処理の流れとは垂直方向に配置されてデータバス部および前記拡張部に入力され、

拡張部制御信号は、データバス部のデータ処理の流れと 水平方向に配置されて制御部から出力された後に、前記 拡張部に入力されることを特徴とする請求項8記載のマ 10 イクロコンピュータ。

【請求項10】複数のタスクを順に切り換えながら実行 するマイクロコンピュータであって、

n個のタスクの起動を許可するか禁止するかを示すnピットの第1のフラグを備え、前記第1のフラグが許可されたタスクのみをタスク番号の昇順または降順に順次実行するととを特徴とするマイクロコンピュータ。

【請求項11】次に実行する予定のタスク番号を示す血 ピットであってかつ、mをべきとする2のべき乗値が前 記第1のフラグの値以下である第2のフラグと、

前記第2のフラグに所望のタスク番号を設定することで、前記第1のフラグの該当するビットをセットするタスク許可フラグ制御手段とを備え、

所望のタスクを直接起動することを特徴とする請求項1 0記載のマイクロコンピュータ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、複数のタスクを切り換えながら実行するマイクロコンピュータに関する。 【0002】

【従来の技術】近年、マイクロコンピュータはあらゆる 機器に利用されており、処理能力の向上に伴い、より広 い分野でより複雑な制御に応用されている。組み込み用 途ではより複雑な制御に応用できるように、マルチタス ク処理などの高度な機能が望まれている。

【0003】図14は、第1の従来例におけるマルチタスク機能を有するマイクロコンピュータの説明図である。同図において、CPU10は、演算部11とレジスタセット12からなる。

【0004】演算部11は、タスクを1つずつ実行し、 レジスタセット12は、タスク実行に必要なデータを保 持する。

【0005】メモリ13は、各タスク毎にコンテキスト (レジスタセットのデータ、PCの内容、PSWの内容 等のタスクの実行によって変化するタスク固有のデー タ)を退避する領域であるコンテキストブロック14を 有する。同図では、コンテキストブロック14中にタス ク1~3用のコンテキス退避領域が示されている。

【0006】第1の従来例におけるタスクはソフトウェ ードウェア規模が大きくなる。その結果コストが高くなア(OS)によって管理される。例えば、タスク1から 50 り組み込み用途のマイクロコンピュータには適していな

タスク2に切り換わる場合、OSは、タスク切り換えを示すイベント(タイマ割込み等)を受け付けると、まず CPU10からメモリ13にタスク1のコンテキストを 退避し、次にメモリ13からCPU10にタスク2のコンテキストを復帰してからタスク2の実行を開始する。 【0007】上記のように、第1の従来例では、ソフトウェア(OS)によりマルチタスクを実現しているので、ハードウェア規模が小さくて済むという利点がある。

【0008】図15は、第2の従来例におけるマルチタスク機能を有するマイクロコンピュータの説明図である。同図においてCPU20は、演算部21、レジスタファイル22、レジスタセット切り換え部23、制御部24とからなる。

【0009】演算部21は、タスクを1つずつ実行し、 レジスタファイル22は、タスクの実行に必要なデータ を保持する複数のレジスタセットからなる。

【0010】レジスタセット切り換え部23は、現在実行中のタスクに対応するレジスタセットを有効にする。 20 この有効なレジスタセットのみが演算部21に使用される。制御部24は、タスクの切り換えを制御する。

【0011】メモリ25は、レジスタセットのデータを除くコンテキストの退避領域を有する。この第2の従来例におけるタスクはハードウェアによって管理される。例えば、タスク1からタスク2に切り換える場合、制御部24は、タスク切り換えを指示するイベント(タイマ割込み等)を受け付けると、レジスタセットを有効にするように指示すると共に、演算部21のPCの内容、PSWの内容等をメモリ25に退避し、タスク2のPCの内容、PSWの内容等を演算部21に復帰する。その後、演算部21は、有効なレジスタセット2を用いてタスク2を実行する。

【0012】上記のように第2の従来例では、ハードウェアによってマルチタスクを実現しているので、タスクの切り換えが高速であるという利点がある。

[0013]

【発明が解決しようとする課題】しかしながら、上記従来例によれば、組み込み用途のマイクロコンピュータに40 おけるマルチタスク管理には適していないという問題があった。

【0014】第1の従来例によれば、タスク切り換えに際してコンテキストの退避および復帰をソフトウェアによって実現するので切り換え速度が遅く、リアルタイム性を要求される制御の組み込み用途のマイクロコンピュータには適していない。また、第2の従来例によれば、タスク数と同数のレジスタセットを必要とし、しかもタスク切り換えをハードウェアで実現するので制御部のハードウェア規模が大きくなる。その結果コストが高くなり組み込み用途のマイクロコンピュータには適していな

La.

【0015】本発明は上記の問題点に鑑み、コストを増 大させることなく高速にタスクを切り換えるマイクロコ ンピュータを提供することを目的としている。

[0016]

【課題を解決するための手段】上記課題を解決するた め、請求項1の発明は、複数のタスクを順に切り換えな がら実行するマイクロコンピュータであって、同一のレ ジスタ構成で、タスクの実行に1つが使用される少なく とも2つ以上のレジスタセットと、実行中でないタスク 10 のコンテキストデータを保持する第1のメモリと、CP Uがデータ処理に使用する第2のメモリと、前記第1の メモリおよび前記第2のメモリから次に実行するタスク のコンテキストデータをレジスタセットに復帰した時点 で、レジスタセットを切り換えるレジスタ切り換え手段 と、前記レジスタセットと前記第1のメモリおよび前記 第2のメモリとに接続され、タスク切り換え時にタスク のコンテキストデータの一部を前記第2のメモリに転送 し、切り換えられる前に使用していたレジスタセットの 内容を新規タスクの実行中に前配第1のメモリに退避す 20 る転送手段とを有する。

【0017】請求項2の発明は、請求項1において前記 転送手段が、CPUからの起動要求により動作を開始す るシーケンサと、タスクが使用していたレジスタセット のデータを読み出す読み出し手段と、レジスタ読み出し 手段により読み出したデータを前記第1のメモリに書き 込む書き込み手段と、次に実行するタスクのコンテキス トデータを前記第1のメモリから読み出すメモリ読み出 し手段と、メモリ読み出し手段により読み出したデータ を次に実行するタスクが使用するレジスタセットに書き 30 込むレジスタ書き込み手段と、前記シーケンサに接続さ れ、前記メモリ書き込み手段または前記メモリ読み出し 手段がアクセスするアドレスを指定する第1のアドレス レジスタと、前配シーケンサに接続され、前配第2のメ モリのアドレスを指定する第2のアドレスレジスタと、 前記シーケンサに接続され、タスクが使用中のレジスタ セットを指定するレジスタセット番号指定手段とを有す

【0018】 請求項3の発明は、 請求項2において前記 転送手段が、現在実行中のタスクの番号を指定する現タ 40 スク番号レジスタと、次に実行するタスクの番号を指定 する次タスク番号レジスタと、前回実行したタスクの番号を指定する前タスク番号レジスタと、前記シーケンサのステートに基づいて、前記現タスク番号レジスタの内容を前配前タスク番号レジスタに転送し、前配次タスク番号レジスタの内容を前配現タスク番号レジスタに転送するタスク番号制御手段とを有する。

【0019】 請求項4の発明は、請求項1において前配 転送手段が、前記レジスタセットと前記第1のメモリと に接続され、かつデータバスを介して前記第2のメモリ 50 とに接続される内部バスを有する。

【0020】 請求項5の発明は、請求項1において記転送手段が、コンテキストの一部を格納する前配第2のメモリのあらかじめ割り当てられた特定番地を有する。

【0021】請求項6の発明は、請求項1において前記 転送手段が、コンテキストの一部を格納する前記第2の メモリに割り当てられたスタック領域を有する。

【0022】請求項7の発明は、請求項6において前記 レジスタセットが、コンテキストを前記第2のメモリの スタック領域に格納後、スタックの最終位置とは異なる アドレスを保持するスタックポインタを有する。

【0023】請求項8の発明は、複数のタスクを順に切 り換えながら実行するマイクロコンピュータであって、 同一のレジスタ構成で、タスクの実行に1つが使用され る少なくとも2つ以上のレジスタセットと、実行中でな いタスクのコンテキストデータを保持する第1のメモリ と、CPUがデータ処理に使用する第2のメモリと、前 記第1のメモリおよび前記第2のメモリから次に実行す るタスクのコンテキストデータをレジスタセットに復帰 した時点で、レジスタセットを切り換えるレジスタ切り 換え手段と、前記レジスタセットと前記第1のメモリお よび前記第2のメモリとに接続され、タスク切り換え時 にタスクのコンテキストデータの一部を前記第2のメモ リに転送し、切り換えられる前に使用していたレジスタ セットの内容を新規タスクの実行中に前記第1のメモリ に退避する転送手段と、命令を処理するマイクロ制御手 段と、前記マイクロ制御手段が出力する制御信号と内部 のバスとを出力するCPUと、CPU内部にあって、前 記マイクロ制御手段によりレジスタセットを内部バスに 読み出すレジスタ読み出し手段と、前記CPUの制御信 号と内部バスとに接続され、前記CPUと同一のレジス タセットを備える拡張手段と、前記拡張手段が前記CP Uに接続されていることを通知し、前記読み出し手段の 動作を停止させる拡張指定手段とを有する。

【0024】請求項9の発明は、請求項8においてCP Uはデータを処理するデータバス部とデータバスを制御 する制御部とからなり、前記制御部はデータバス部のデ ータ処理の流れとは垂直方向に配置されてデータバス部 および前配拡張部に入力される前配データバスを制御するデータバス制御信号と、データバス部のデータ処理の 流れと水平方向に配置されて制御部から出力された後 に、前記拡張部に入力される前記拡張部を制御する拡張 部制御信号を有する。

【0025】請求項10の発明は、複数のタスクを順に 切り換えながら実行するマイクロコンピュータであっ て、n個のタスクの起動を許可するか禁止するかを示す nビットの第1のフラグを有する。

【0026】請求項11の発明は、請求項10において、次に実行する予定のタスク番号を示すmピットであってかつ、mをべきとする2のべき乗値が前配第1のフ

ラグの値以下である第2のフラグと、前記第2のフラグ に所望のタスク番号を設定することで、前記第1のフラ グの該当するピットをセットするタスク許可フラグ制御 手段を有する。

[0027]

【発明の実施の形態】図1は、本発明の実施例における マイクロコンピュータの主要な構成を示すブロック図で ある。実施例のマイクロコンピュータは、レジスタファ イル1、CPU2、コンテキスト退避メモリ3、メモリ 4、転送部5を有する。

【0028】レジスタファイル1は、レジスタセットA (GRA) とレジスタセットB (GAB) とからなる。 レジスタセットA、Bはタスク切り換え毎に交互に切り 換えられ、常にどちらか一方がCPU2のタスク実行に 使用される。

【0029】CPU2は、複数のタスクを切り換えなが ち実行する。CPU2が実行するタスクは、タスク切り 換えを指示するイベントが発生する毎に、 転送部5のタ スク許可フラグに基づいてタスク番号の昇順又は降順に 切り換えられる。タスク切り換えのイベントは例えば、 周期的なタイマー割込み、シリアル転送割込み、タスク 切り換え命令等である。

【0030】コンテキスト退避メモリ3は、CPU2が 実行中でないタスクの情報を退避しておくメモリであ る。タスクの情報はレジスタセットの内容、プロセッサ ステータスワード (PSW) の内容、プログラムカウン タ(PC)の内容等を含むコンテキストである。

【0031】メモリ4は、CPU2がタスクの実行で処 理するデータ等を記憶する。 転送部5は、タスク切り換 えイベントが発生する毎に、CPU2が次に実行するタ 30 憶する。 スクのコンテキストをコンテキスト退避メモリ3から使 用中でないレジスタセットに復帰し、レジスタセットを 切り換える。切り換えたレジスタセットを使用してCP U2が次のタスクを実行中に、切り換える前に使用中で あったレジスタセットの内容をコンテキスト退避メモリ 3に退避する。

【0032】図2は、図1に示したマイクロコンピュー タの転送部の内部バスを含むより詳細な構成を示すブロ ック図である。転送部5は、転送制御部51、ABUS US504、DRAMBUS505から構成される。

【0033】転送制御部51は、転送部5の各バスや各 バスに接続されたメモリ、レジスタファイル等を制御す る。転送制御部51は、CPUがコンテキスト退避メモ リ3をアクセスする際のアドレスをARAMBUS50 4から入力する。さらに、ABUS501にコンテキス ト退避時の特定アドレスを出力する。

【0034】図3は、図1に示したマイクロコンピュー タのより詳細な構成を示すブロック図である。

タは、レジスタセットA101、レジスタセットB10 2、インクリメンタ201、命令アドレスパッファ20 2、プリフェッチカウンタ203、命令フェッチバッフ ァ204、プロセッサステータスワード205、命令バ ッファ206、命令レジスタ207、ステータスレジス タ208、PLA209、マイクロ命令レジスタ21 0、ALU211、ALU出力パッファ212、オペラ ンドアドレスパッファ213、ストアパッファ214、 ロードバッファ215、パス制御部216、タイミング 10 生成部217、ROM401、RAM402、転送制御 部51、タスクタイマ52、パススイッチ53、RAM アドレス生成部54、シーケンサ55、タスク許可フラ グ56、次タスク番号レジスタ57、コンテキスト退避 メモリアドレスレジスタ58、ABUS501、BBU S502, CBUS503, ARAMBUS504, D RAMBUS505, AROMBUS506, DROM BUS507、COREBUS508とからなる。

【0036】レジスタセット101とレジスタセット1 02とは、同一のレジスタ構成であり、それぞれ8ピッ 20 ト幅のデータレジスタ (DO、D1、D2、D3) と1 6ビット幅のアドレスレジスタ(AO、A1)と、16 ビット幅のスタックボインタ (SP) と、これらのデー タを選択して出力するセレクタとを有する。インクリメ ンタ201、命令アドレスバッファ202、プリフェッ チカウンタ203、命令フェッチバッファ204からな る回路は、ROM401から命令を順次プリフェッチす る命令先読み準備部である。

【0037】プロセッサステータスワード205は、A LU211の演算フラグやCPU2の割込み状態等を記

【0038】命令バッファ208は、命令先競み準備部 によってブリフェッチされた複数の命令を保持する命令 キューである。

【0039】命令レジスタ207、ステータスレジスタ 208、PLA209、マイクロ命令レジスタ210か らなる回路は、命令バッファ206から供給される命令 を解読し、実行を制御する命令制御部である。また、と の命令制御部はタスク切り換えを指示するイベントが発 生すると、タスクのコンテキストの一部を退避、復帰す 501、BBUS502、CBUS503、ARAMB 40 る制御および転送制御部51に転送の開始を通知する制 御を行う。本実施例では、上記イベントはタスクタイマ -52による割込みとする。また、命令制御部は、AB US501、BBUS502のデータの入出力を制御す

> 【0040】ALU211、ALU出力パッファ21 2、オペランドアドレスパッファ213、ストアバッフ ァ214、ロードパッファ215からなる回路は、命令 制御部の制御に従って命令を実行する命令実行部であ

【0035】同図に示すように、本マイクロコンピュー 50 【0041】ROM401とRAM402は図1に示し

10

たメモリ4に相当し、複数のタスクのプログラム、スタ ック領域、タスク開始アドレス退避領域を有する。各タ スクのプログラムはROM401に記憶され、スタック 領域、タスク開始アドレス退避領域はRAM402に設 けられる。

【0042】CPU内部パスはABUS501、BBU S502、CBUS503の3本から構成され、CPU 外部のメモリバスは、ARAMBUS504、DRAM BUS505, AROMBUS506, DROMBUS 507、COREBUS508の5本から構成される。 【0043】ABUS501、BBUS502は、主に レジスタファイル1に対してアクセスされるデータを伝 違する.

【0044】CBUS503は、主にコンテキスト退避 メモリ3に対してアクセスするデータを伝達する。

[0045]ARAMBUS504&DRAMBUS5 05は、それぞれ主にRAM402に対してアクセスす るアドレスとデータを伝達し、AROMBUS506と DROMBUS507は、それぞれ主にROM401に 対してアクセスするアドレスとデータを伝達する。

【0046】COREBUS508は、主にマイクロコ ンピュータの周辺機能に含まれるレジスタ等をアクセス するアドレスとデータを伝達する。

【0047】タスクタイマー52は、CPUが実行中の タスクの時間を計測するタイマーで、タスク実行開始時 に設定され、一定時間間隔でタイマーの値がデクリメン トされる。タスクタイマーの内容がゼロになると、CP U2に対してタスク切り換えイベントの割込みを発生す る。タスクタイマーに設定される値は、あらかじめコン テキスト退避メモリに設定されている。また、タスク切 30 り換え時にはタスクタイマーの内容は常にゼロであるた め、コンテキスト退避メモリには退避されない。

【0048】パススイッチ53は、DRAMBUS50 5とCBUS503との間でデータの受け渡しをするバ ッファである。

【0049】RAMアドレス生成部54は、タスク切り 換え時にCPUが退避、復帰するコンテキストの一部を 格納するRAM402のアドレスを生成する。

【0050】シーケンサ55は、CPUからの起動要求 に応じて、CBUS503の制御や転送制御部内のレジ 40 スタの更新を制御する信号を出力し、タスクのコンテキ ストを退避、復帰させる。

【0051】タスク許可フラグ56は、CPUが実行す るタスクの数と同数のビット数から構成され、各ビット に対応するタスクの実行を許可するか、またはタスクの 実行を禁止するかを指定する。

【0052】次タスク番号レジスタ57は、タスク切り 換えのイベントが発生したときに、次に切り換えて実行 するタスクの番号を格納するレジスタで、レジスタの内 いて決められる。

【0053】タスク許可レジスタ56および次タスク番 号レジスタ57は、COREBUS508にも接続され ており、CPUのプログラム実行によって内容の読み出 しまたは書き込みが出来る。

【0054】コンテキスト退避メモリアドレスレジスタ 58は、コンテキスト退避メモリ3をアクセスする番地 を格納するレジスタで、シーケンサ55がコンテキスト 退避メモリをアクセスする際に参照される。

【0055】図4は、図2のマイクロコンピュータの転 送制御部51のより詳細な構成と、コンテキスト退避メ モリ3のより詳細なデータ構成を示すブロック図であ る。同図において、タスク許可フラグ制御部59は、次 タスク番号レジスタ57に格納されたタスクの番号をデ コードし、タスク許可フラグ56のタスク番号に対応す るビットを1にする。また、命令によりタスク許可フラ グを変更する場合、タスク許可フラグ制御部59はCO REBUS508のデータをタスク許可フラグ56に設 定する。

20 【0056】現タスク番号レジスタ60は、CPUが現 在実行中のタスクの番号を格納する。前タスク番号レジ スタ61は、CPUが現在実行中のタスクに切り換わる 前に実行していたタスクの番号を格納する。

【0057】タスク番号制御部62は、タスク許可フラ グ56の内容と現タスク番号レジスタ60の内容とシー ケンサ55が出力するレジスタ書換信号とを入力し、次 タスク番号レジスタ57、現タスク番号レジスタ60、 前タスク番号レジスタ61の内容をそれぞれ更新する。 シーケンサ55が出力する書換信号のタイミングは、図 9に矢印で示されている。また、タスク番号制御部が次 タスク番号レジスタを更新する内容は、図11に示され ている。

【0058】図9によると、矢印で示されているよう に、前タスク番号レジスタ61が書き換えられるのはシ ーケンサ55のステート0であり、次タスク番号レジス タ57および現タスク番号レジスタ60が書き換えられ るのはシーケンサ55のステート9である。

【0059】レジスタセットA使用フラグ83は、CP Uがタスク実行に使用するレジスタセットを指定するフ ラグであり、レジスタセットA使用フラグが1の時、レ ジスタセットAを使用し、Oの時、レジスタBを使用す る。

【0060】メモリ制御部64は、コンテキスト退避メ モリ3の読み出しおよび書き込みと、レジスタファイル 1の読み出しおよび書き込みを制御する。 メモリ制御部 84は、コンテキスト退避メモリ3へのデータの書き込 みを制御するコンテキスト退避メモリ書き込み制御部6 5と、コンテキスト退避メモリ3からのデータの読み出 しを制御するコンテキスト退避メモリ読み出し制御部6 容は、シーケンサがタスク許可フラグ5.8の内容に基づ 50 8と、レジスタファイルへのデータの書き込みを制御す

るレジスタ書き込み制御部67と、レジスタファイルか らのデータの読み出しを制御するレジスタ読み出し制御 部68とを有する。

【0061】図4に示すコンテキスト退避メモリ3は、 タスク数4までに対応する場合の構成を示し、64パイ トの容量である。64パイトを4つに分割し、分割した 各領域のアドレスの若いほうから順に、スタックポイン タ(SP)、データレジスタ(DO、D1、D2、D 3)、アドレスレジスタ(AO、A1)、プロセッサス テータスワード (PSW)、タスクタイマー (TT)、 オペランドアドレスパッファ (OAB)を退避する。1 8ピット幅のレジスタは、下位の8ピットがアドレスの 若いほうに退避される。また、本実施例では分割した各 領域には、2パイトの予備の退避領域が存在する。

【0062】図5は、タスク切り換え時の処理のフロー チャートである。同図において、「CPU、転送部」、 「転送部」はそれぞれ、タスク切り換え時にCPU2お よび転送部5が同期して並行に処理するフローと転送部 5単独で処理するフローを示す。

【0063】同図のフローチャートは、CPU2がレジ 20 スタセットAを使用してタスク1を実行中に、タスク切 り換え要求が発生し、タスク2に切り換わるフローを示 している。CPU2は、タスク切り換え要求が発生する と、実行中のタスクを一次停止し、タスク切り換え処理 に移行する。このタスク切り換えは、CPU2は割込み 処理と同様にPLA209により処理され、転送部5は シーケンサ55により処理される。

【0064】図6、図7、図8は、タスク切り換え処理 のタイミングチャートを示す図である。同図には、タイ ミング(T2、T1)、IAB202、PFC203、 IR207, MIR210, ABUS501, BBUS 502, CBUS503, ALU211, ALB21 2, OAB213, STB214, LDB215, AR AMBUS504、DRAMBUS505の内容が、各 サイクル毎にそれぞれ示されている。なお同図において 右方向が時間軸である。

【0065】また、ABUS、BBUS、CBUSの網 かけは転送部5により制御されていることを示してい

各部の動作を示した図であり、シーケンサ55のステー トおよびタイミング毎に、コンテキスト退避メモリ3の アドレス (address) とデータ (data) と転 送方向(R/W)、バス(ABUS、BBUS、CBU S)、タスク番号レジスタ(PRVTSK、CRNTT SK、NEXTTSK)、レジスタファイルA使用フラ グ(GRARUN)の状態がそれぞれ図示されている。 【0067】転送方向のWはコンテキスト退避メモリへ の書き込みを、Rはコンテキスト退避メモリからの読み 出しをそれぞれ示している。

【0088】同図のバスの欄にカッコ付きで示されたも のは、他のバスに出力された内容が転送されていること を示す。また、「old」はタスク切り換え要求発生時 点で実行していたタスクのコンテキストを指し、「ne w」はタスク切り換え要求により新しく切り換わるタス クのコンテキストを指す。「address」の欄の [crnttsk], [nexttsk], [prvt sk」はそれぞれ、現タスク番号レジスタCRNTTS K60、次タスク番号レジスタNEXTTSK57、前 10 タスク番号レジスタPRVTSK61の内容を18倍し た値を示し、例えば、ステートOの「crnttsk+ 12」はCRNTTSKの内容「1」を16倍した値に 12を加算した値「28」をコンテキスト退避メモリの

【0069】同図のステートおよびタイミングは、図6 Aから図6Cのサイクルの表示に一致している。従っ て、例えば図7のステート0は、図8Aのサイクル0に 対応し、タイミングT2、タイミングT1は、図6のT 2の状態1、T1の状態1にそれぞれ対応している。

アドレスにすることを示している。

【0070】図10は、各タスクのプログラムカウンタ を退避するRAM402の特定領域の構成を示した図で ある。本実施例では4つのタスクのプログラムカウンタ の内容を退避する領域が、アドレス 0 からアドレス 7 ま での8バイトの特定領域に設けられている。

【0071】以下、図5、図6、図7、図8、図9に基 づいてタスク切り換え処理をステートに従って詳細に説 明する。

【0072】<ステート0>CPU2はタスク切り換え 要求発生時のOAB213の内容をタイミングT2、T 30 1でそれぞれBBUSに出力する。

【0073】転送部5は、現タスク番号レジスタの内容 が1なので、ABUSにはPCの退避アドレス2番地の 下位8ピットをタイミングT2で、上位8ピットをタイ ミングT1でそれぞれABUSに出力するとともに、C PUがBBUSに出力したOABの内容をCBUSに転 送し、コンテキスト退避メモリの28番地と29番地に 書き込む (ステップ51)。また、CRNTTSKの内 容をPRVTSKに転送する。

【0074】ABUSに出力された退避アドレスは、C 【0066】図9は、転送部5のシーケンサ55による 40 PUによりALUを通してALB212に転送される。 【0075】<ステート1>CPUはALBに格納され た退避アドレスをIAB202に転送するとともに、A ROMBUSを選して、ARAMBUSに出力する。ま た、ABUSにPFC203の内容を、BBUSに定数 「1」をそれぞれ出力し、実行中であったタスク1の戻 り番地(プログラムカウンタの値)をALUにより計算 する。計算結果の下位8ピットはSTB214に転送さ れ、タイミングT2でDRAMBUSに出力される。計 算結果の上位8ビットはALBに格納される。従って、 50 CPUはRAM402の2番地に戻り番地の下位8ビッ

トを書き込む (ステップ52)。

【0076】転送部はステート1では何もしない。な お、戻り番地の計算は、計算時の命令バッファ206の 先読み量によって制御されるが、本発明には関係ないの で詳細な説明は省略する。

13

【0077】 <ステート2>CPUはサイクル1で使用 した IABの内容をインクリメンタ201により+1 し、AROMBUSを通してARAMBUSに出力する とともに、サイクル1で計算したタスク1の戻り番地の 上位8ピットをDRAMBUSに出力して、RAM40 10 する (ステップ54)。 2の3番地に書き込む (ステップ52)。また、タスク 1のPSWの内容をABUSに出力する。

【0078】転送部はタイミングT2でABUSに出力 されたPSWの内容を、CBUSに転送し、コンテキス ト退避メモリの26番地に書き込み(ステップ53)、 タイミングT1でコンテキスト退避メモリの32番地を 読み出す。また、転送部がアクセスするレジスタセット は、レジスタセットA使用フラグの内容を反転した値が 示すレジスタセットを使用する。従って、図7の例で は、ステート2よりステート8の間では、転送部はレジ 20 0L、AOHにそれぞれ格納する(ステップ54)。 スタセットBに対してアクセスし、ステート9よりステ ート14の間では、レジスタセットAに対してアクセス する。

【0079】<ステート3>CPUは、ABUSに出力 されたタスク2の戻り番地が退避されているRAM40 2のアドレスをALUを通してALBに格納する。

【0080】転送部は、次タスク番号レジスタの内容 「2」に基づいて、タスク2の戻り番地が退避されてい るRAM402のアドレス4番地の下位8ピットをタイ ミングT2で、上位8ピットをタイミングT1でそれぞ 30 れABUSに出力するとともに、前サイクルのタイミン グT1で読み出したタスク2のSPLを、タイミングT 2でCBUSに出力する。また、タイミングT2ではコ ンテキスト退避メモリの33番地を読み出し、タイミン グT1でCBUSに出力する。CBUSに出力されたS PLの内容およびSPHの内容はBBUSに転送され、 レジスタセットBのSPLおよびSPHに格納される (ステップ54)。

【0081】<ステート4>CPUは、ALBに格納さ USを通してARAMBUSに出力し、RAM402の 4番地からタスク2の戻り番地の下位8ピットを読み出 して、LDBに格納する。

【0082】転送部は、前サイクルのタイミングT1で コンテキスト退避メモリの34番地から読み出したD0 の内容を、CBUSに出力し、BBUSを通してレジス タセットBのD0に格納するとともに、タイミングT1 でコンテキスト退避メモリの35番地のD1の内容を読 み出してCBUSに出力し、BBUSを通してレジスタ セットBのD1に格納する(ステップ54)。

【0083】<ステート5>CPUは、LDBの内容を ABUSに出力し、ALUを通してALBに格納すると 共に、前サイクルのIABの内容をインクリメンタによ り+1したアドレスをARAMBUSに出力して、RA M401の5番地からタスク2の戻り番地の上位8ビッ トを読み出し、LDBに格納する(ステップ55)。

【0084】転送部は、ステート4と同様に、D2の内 容およびD3の内容をコンテキスト退避メモりから読み 出して、レジスタセットBのD2、D3にそれぞれ格納

【0085】<ステート6>CPUは、ALBに格納さ れたタスク2の戻り番地の下位8ビットの内容をIAB の下位8ピットに格納すると共に、LDBの内容をAB USに出力し、ALUを通して再度ABUSに出力す る。CPUはABUSに出力したタスク2の戻り番地の 上位8ピットをALUを通してALBに格納する。

【0086】転送部は、ステート4と同様に、A0の下 位8ビットの内容および上位8ビットの内容をコンテキ スト退避メモりから読み出して、レジスタセットBのA

【0087】<ステート7>CPUは、ALBに格納さ れたタスク2の戻り番地の上位8ピットの内容をIAB の上位8ピットに格納し(ステップ55)、 IABの内 容をAROMBUSに出力してタスク2の戻り番地から 命令をフェッチしてIFBに格納する。

【0088】転送部は、ステート4と同様に、A1の下 位8ビットの内容および上位8ビットの内容をコンテキ スト退避メモりから読み出して、レジスタセットBのA 1L、A1Hにそれぞれ格納する。

【0089】<ステート8>CPUは、BBUSに出力 されたタスク2のPSWの内容をALUを通してABU Sに出力し、PSW205に格納する(ステップ5 6)。また、前サイクルでフェッチした命令を命令バッ

ファ206に転送すると共に、タスク2の戻り番地を+ 1したアドレスから続けて命令をフェッチし、1FBに 格納する。

【0090】転送部は、前サイクルのタイミングT1で コンテキスト退避メモリの42番地から読み出したタス ク2のPSWの内容を、タイミングT2でCBUSに出 れたアドレスをIABに転送するとともに、AROMB(40)力すると共にBBUSに転送する。また、タイミングT 2で読み出した43番地の内容を、タスクの実行時間を 決めるタスクタイマ52に格納する(ステップ57)。 【0091】 <ステート9>CPUは、タスク2の命令 をIR207に格納して命令の解読を開始すると共に、 BBUSに出力されたタスク2のOABの内容をALU を通してALBに格納する(ステップ58)。

【0092】転送部は、前サイクルのタイミングT1で コンテキスト退避メモリの44番地から読み出したタス ク2のOABLの内容を、タイミングT2でCBUSに 50 出力すると共にBBUSに転送する。また、タイミング

T2で読み出した45番地の内容を、タイミングT1で CBUSに出力すると共にBBUSに転送する。さら に、次タスク番号レジスタNEXTTSKの内容を現タ スク番号レジスタCRNTTSKに転送し、NEXTT

SKの内容を更新する。 【0093】転送部はさらに、レジスタセットA使用フ ラグ63を「O」にして、以降でCPUがタスクの実行 に使用するレジスタセットをB側にする(ステップ5 9).

【0094】<ステート10>CPUは、ALBに格納 10 された内容をタスク2のOABに格納し、タスク2の命 令を転送部とは独立して実行する(ステップ61)。従 って、ステート11以降は、転送部のみの動作を説明す る。

【0095】転送部は、タスク切り換え要求発生時のタ スク1のコンテキストであるSPLおよびSPHをレジ スタセットAから読み出してCBUSに出力し、コンテ キスト退避メモリの16番地および17番地に格納する (ステップ62)。

と同様にタスク切り換え要求発生時のタスク1のコンテ キストであるDOおよびD1をレジスタセットAから読 み出してCBUSに出力し、コンテキスト退避メモリの 18番地および19番地に格納する(ステップ62)。 【0097】 <ステート12> 転送部は、ステート10 と同様にタスク切り換え要求発生時のタスク1のコンテ キストであるD2およびD3をレジスタセットAから読 み出してCBUSに出力し、コンテキスト退避メモリの 20番地および21番地に格納する(ステップ62)。 と同様にタスク切り換え要求発生時のタスク1のコンテ キストであるAOLおよびAOHをレジスタセットAか ら読み出してCBUSに出力し、コンテキスト退避メモ リの22番地および23番地に格納する(ステップ6

【0099】 <ステート14>転送部は、ステート10 と同様にタスク切り換え要求発生時のタスク1のコンテ キストであるA 1 L およびA 1 HをレジスタセットAか ら読み出してCBUSに出力し、コンテキスト退避メモ リの24番地および25番地に格納する(ステップ6 2).

【0100】図11は、タスク番号制御部62が次タス ク番号レジスタNEXTTSKの値を決定するための動 作を示した図である。

【0101】次タスク番号レジスタの値は、タスク許可 フラグTSKEN56の内容と現タスク番号レジスタC RNTTSK60の内容とによって決定する。タスク許 可フラグのLSB側が番号の若いタスクに対応してお り、本実施例では、タスク許可フラグのLSB側が高い

のビットがセットされている場合には、番号の若いタス クから先に実行される。例えば、TSKEN='001 1'はタスク0とタスク1を許可することを示し、現タ スク番号が「0」であれば次タスク番号は「1」にな り、現タスク番号が「1」、「2」、「3」であれば次 タスク番号は「O」になる。この例ではTSKENのビ ット2、ビット3は「0」になっているので、タスク2 およびタスク3の許可フラグが命令の実行等でクリアさ れたことを示している。

【0102】他の組み合わせ状態も同様であるので、詳 細な説明は省略する。なお、上記実施例の説明ではタス クの数を4にしたが、これに限定されるものではない。 また、コンテキスト退避メモリやRAMへのタスクの退 避領域のアドレスも限定されるものではない。

【0103】上記実施例では、タスクのコンテキストの うちプログラムカウンタのみをRAMに退避したが、プ ログラムカウンタ以外にPSW等をRAMに退避しても よい。

【0104】上記実施例では、RAMへの退避領域は特 【0096】<ステート11>転送部は、ステート10 20 定番地としたが、実行中であったタスクのSPが指すス タック領域にコンテキストを退避してもよい。その場 合、退避するSPはタスクの実行を停止した時点の値の ままでもよい。

> 【0105】図12は、本発明の第2の実施例における 転送部とCPUとの接続を説明する図である。

【0106】 同図においてマイコンコア1は、CPU2 とレジスタセット3とからなり、CPU2は、マイクロ 制御部21と、コアレジスタ読み出し制御部22とバッ ファ23とを含む。拡張部4は、転送部5と2つのレジ 【0098】<ステート13>転送部は、ステート10 30 スタセットGRA6およびレジスタセットGRB7とか らなり、転送部5は、拡張指定部51と拡張レジスタ読 み出し制御部52とバッファ53とバッファ54とを含 む。マイコンコア1と拡張部4とはABUSとBBUS からなる2本の内部バスで接続されている。マイコンコ ア1は、拡張部4が接続されていない状態でも命令の実 行が可能である。以下では、マイコンコア1に拡張部4 が接続されている場合の動作を説明する。

【0107】拡張指定部51により、拡張部4がマイコ ンコア1に接続されていることをCPU2に通知する 40 と、コアレジスタ読み出し制御部22は、レジスタセッ トの読み出しをマイクロ制御部21から指示されても、 バッファ23を動作させず、ABUSおよびBBUSに は何も読み出さないようにする。一方、マイクロ制御部 からのレジスタセット読み出しの指示は、拡張レジスタ 読み出し制御部52に対しても出される。拡張部4に含 まれる転送部5の動作は、2つのレジスタセットを有す る本発明の第1の実施例と同様であるので詳細は省略す る.

【0108】図13は、図12に示された本発明の第2 優先度となっている。従って、タスク許可フラグの複数 50 の実施例における回路配置を説明する図である。

【0109】マイコンコア1はピット当りの回路の繰り 返しから構成されるデータバス部と不規則回路から構成 される制御部とからなり、データバス部は制御部から出 力されるデータパス制御信号により制御される。データ パス部で処理するデータの流れの方向をX軸とすると、 データパス制御信号はY軸方向である。制御部、データ パス部、拡張部の順にY軸方向に配置し、データパス制 御信号をデータパス部を貫通させてY軸方向に延長する ことで、同一のデータバス制御信号をデータバス部と拡 張部とに接続する。

17

【0110】また、拡張部を制御する拡張部制御信号 は、制御部から一旦X軸方向に出力した後、データパス を通らずに拡張部に接続する。

【0111】図13には省略しているが、ABUSおよ びBBUSは、データバス部からY軸方向に延ばして拡 張部に接続する。

【0112】なお、ABUSおよびBBUSは拡張部制 御信号と同様に一旦X軸方向に延ばした後、拡張部に接 続してもよい。

[0113]

【発明の効果】以上説明したように、請求項1の発明に よれば、コンテキストの退避処理と切り換えた後のタス クの実行を並行処理できるという効果がある。特に、組 み込み用途のマイクロコンピュータにおいては、ハード ウェア規模の制約があっても、タスク切り換えを高速に 実現できるので、リアルタイム制御を可能にする。

【0114】請求項2の発明によれば、請求項1の効果 に加えて、コンテキストの退避処理を高速に実現できる という効果がある。

【0115】請求項3の発明によれば、請求項1または 30 請求項2の効果に加えて、タスク切り換え要求が発生し た後に、次に実行すべきタスクを決定できるという効果 がある。これにより、リアルタイムOS等でタスク処理 の順序を制御する応用においても柔軟に対応できる。

【0116】請求項4の発明によれば、請求項1の効果 に加えて、コンテキストの退避処理と切り換えた後のタ スクの実行との並行処理の時間を短縮する効果がある。 これにより、並行処理中に命令によりコンテキスト退避 メモリをアクセスするような場合の、タスクの待ち時間 が短縮できる。

【0117】請求項5の発明によれば、請求項1の効果 に加えて、コンテキストを退避するメモリのアドレス計 算時間を短縮するという効果がある。

【0118】請求項6の発明によれば、請求項1の効果 に加えて、コンテキストの退避処理する時間を短縮する という効果がある。

【0119】請求項7の発明によれば、請求項6の効果 に加えて、コンテキストの退避処理の量を減少するとい

【0120】 請求項8の発明によれば、タスク切り換え 50 5 転送部

の機能をCPUに容易に追加して、機能拡張できるとい う効果がある。

18

【0121】請求項9の発明によれば、請求項8の効果 に加えて、回路の配置をコンパクトにでき、チップの面 積を小さくするという効果がある。

【0122】請求項10の発明によれば、タスク切り換 えの順序をプログラムで柔軟に変更できるという効果が ある。

【0123】請求項11の発明によれば、請求項10の 10 効果に加えて、任意のタスクの起動をプログラムで柔軟 に指定できるという効果がある。

【図面の簡単な説明】

【図1】本発明の実施例におけるマイクロコンピュータ の主要な概略構成を示すブロック図

【図2】 同実施例における転送部5の詳細な構成を示す ブロック図

【図3】同実施例におけるマイクロコンピュータのより 詳細な構成を示すブロック図

【図4】同実施例における転送制御部51のより詳細な 20 構成と、コンテキスト退避メモリ3のより詳細なデータ 構成を示すブロック図

【図5】同実施例におけるタスク切り換え時の処理のC PU2および転送部5の動作を示すフローチャート

【図6】同実施例におけるタスク切り換え時の処理のC PU2および転送部5の動作を示すタイミングチャート 【図7】同実施例におけるタスク切り換え時の処理のC PU2および転送部5の動作を示すタイミングチャート 【図8】同実施例におけるタスク切り換え時の処理のC PU2および転送部5の動作を示すタイミングチャート 【図9】同実施例における転送部5のシーケンサ65に よる各部の動作を示した図

【図10】同実施例における各タスクのプログラムカウ ンタを退避するRAM402の特定領域の構成を示した

【図11】同実施例におけるタスク番号制御部62が、 次タスク番号レジスタNEXTTSKの値を決定するた めの動作を示した図

【図12】本発明の第2の実施例におけるマイクロコン ピュータの転送部とCPUとの接続を説明する図

【図13】同実施例における回路配置を説明する図

【図14】第1の従来技術におけるマルチタスク処理機 能を有するマイクロコンピュータの説明図

【図15】第2の従来技術におけるマルチタスク処理機 能を有するマイクロコンピュータの説明図 【符号の説明】

- 1 レジスタファイル
- 2 CPU
- 3 コンテキスト退避メモリ
- 4 メモリ

[図10]

51 転送制御部

52 タスクタイマ

53 パススイッチ

54 RAMアドレス生成部

55 シーケンサ

56 タスク許可フラグ

57 次タスク番号レジスタ

58 コンテキスト退避メモリアドレスレジスタ

19

59 タスク許可フラグ制御部

*80 現タスク番号レジスタ

61 前タスク番号レジスタ

62 タスク番号制御部

·63 レジスタセットA使用フラグ

64 メモリ制御部


65 コンテキスト退避メモリ書き込み制御部

66 コンテキスト退避メモリ読み出し制御部


67 レジスタ書き込み制御部

* 68 レジスタ読み出し制御部


【図1】




【図2】




【図3】





【図4】




【図5】













【図9】

state	timing	CTXMEM			BUS						an . n.r.
Franc		address	data	R/W	ABUS	88US	CBUS	PRVTSK	CRNTTSK	NEXTTSK	GRARUN
-0	T2	crnttsk+12	oldOABL	W	save_adr-l	oldOABL	(oldOABL)	0	<u> </u>	2	1
	Tl	cmttsk+13	oldOABH	W	save_adr-h	oldOABH	(HBAOblo)	1 4	1	2]
1	T2							11		2	1
	Ti			L						2	1
2	12	cmitsk+10	oldPSW	W	oldPSW				<u> </u>	2	1
	TI	nextisk+0	newSPL	R				1	1	2	
3	T2	nextisk+ i	newSPII	R	restore_adr-1	(newSPL)	newSPL	11	11	2	1
	TI	nextisk+2	newD0	R	restore_adr-h	(newSPH)	newSPH	1	1	2	. 1
å	1.5	nextisk+3	newD1	R		(newD0)	newD0	1	ll	2	
	TI	nextisk+4	newD2	R		(newD1)	newD1	1	<u>'</u>	2	!
5	12	nextisk+5	ncwD3	R		(newD2)	леwD2	1	11	2	!
	TI	nextisk+6	newAOL	R		(newD3)	newD3	1	1	2	
6	172	nexusk+7	newA0H	R		(newA0L)	newA0L	<u>!</u>	11	2	1
	TI	nextisk+8	newAlL	R		(newAOH)	newA0H		1	2	
7	T2	nextisk+9	newAlH	R		(newAIL)	newAlL	1	<u> </u>	2	
	Tl	nexttsk+10	newPSW	R		(newAlH)	newAlH	11	11	2	
Ŕ	12	nexitsk+11	newTT	R		(newPSW)	newPSW	<u> </u>	ļ <u>!</u>	2	
	TI	nexttsk+12	newOABL	R			new/IT	1	1	2	1
9	T2	nextirk+13	newOABH	R		(newOABL)	newOABL	1	ļ! <u>.</u>	2.)	<u>o</u>
	T1_					(newOABH)	newOABH	1	24	3.4	0
10	T2	prvtsk+0	oldSPL	W			oldSPL	1	22	3	0
	T3	prvtsk+1	oldSPH	W			oldSPII	1	2	3	0
11	T2	prvtsk+2	oldD0	w			oldD0		2	3	0
	TI	prvtsk+3	oldD1	W			oldDI		2	3	0
12	T2	prvtsk+4	oldD2	W	 		01dD2	ļ <u>ļ</u>	<u>2</u>	3	0
	TI	prvtsk+5	oldD3	W			oldD3		7	3 .	0
13	T2	prvtsk+6	oldAOL	W.	ļ		oldAOL	ļ <u>ļ.</u>	2	3	0
	Tl	prvtsk+7	HOAblo	w			oldAOH	1	2	3	0
14	T2	prvtsk+8	oldAlL	w.	 		oldAlL	1	22	3	0
	TI	prvtsk+9	oldAlH	W	L	<u> </u>	oldA1H	11	2	3	0


【図11】




[図13]




【図12】



【図14】



【図15】



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☑ BLACK BORDERS
☑ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☑ FADED TEXT OR DRAWING
☑ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☑ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☑ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.